加入我們
共同推動(dòng)中國集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展
-
模擬IC設(shè)計(jì)工程師學(xué)歷:碩士經(jīng)驗(yàn):3-5年招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、根據(jù)芯片需求定義模擬模塊的電路架構(gòu)和規(guī)格參數(shù)。
2、負(fù)責(zé)模擬電路設(shè)計(jì)仿真、樣片測(cè)試驗(yàn)證。
3、配合數(shù)字設(shè)計(jì)、指導(dǎo)版圖繪制、協(xié)助整體混合仿真驗(yàn)證直至流片。
4、負(fù)責(zé)項(xiàng)目文檔編寫(設(shè)計(jì)規(guī)格/報(bào)告、專利申請(qǐng)等)。
5、配合芯片測(cè)試工作、協(xié)助FAE分析等。
職責(zé)要求:1、對(duì)于高性能模擬IC相關(guān)特性有充分的理解,并能優(yōu)化設(shè)計(jì)。
2、熟悉數(shù)?;旌闲盘?hào)電路/模塊/芯片級(jí)系統(tǒng)仿真,熟練常用電路仿真工具。
3、熟悉Matlab建模、系統(tǒng)架構(gòu)選擇、仿真驗(yàn)證,并能編寫信號(hào)處理程序。
4、深刻了解各種半導(dǎo)體器件物理知識(shí),熟悉主流版圖工具,并能指導(dǎo)和優(yōu)化版圖繪制。
5、有SOC設(shè)計(jì)和量產(chǎn)經(jīng)驗(yàn),項(xiàng)目經(jīng)驗(yàn)豐富,完成質(zhì)量高效良好者優(yōu)先考慮。
上傳簡歷 -
高級(jí)模擬IC設(shè)計(jì)工程師學(xué)歷:碩士經(jīng)驗(yàn):5年以上招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、負(fù)責(zé)或者協(xié)助調(diào)研數(shù)?;旌蟂OC產(chǎn)品,并制定設(shè)計(jì)架構(gòu)和規(guī)格參數(shù)。
2、獨(dú)立負(fù)責(zé)模擬電路模塊或頂層設(shè)計(jì)仿真、樣片測(cè)試驗(yàn)證。
3、配合數(shù)字設(shè)計(jì)、指導(dǎo)版圖繪制、協(xié)助整體混合仿真驗(yàn)證直至流片。
4、指導(dǎo)或者負(fù)責(zé)項(xiàng)目文檔編寫(設(shè)計(jì)規(guī)格/報(bào)告、專利申請(qǐng)等)。
5、指導(dǎo)芯片測(cè)試工作、協(xié)助FAE分析等。
職責(zé)要求:1. 具有扎實(shí)的模擬IC基礎(chǔ)知識(shí),包括:Mixed Signal(ADC、DAC、Comparator、AMP、PLL),Power (Bandgap、 LDO、Charge-Pump),RC-OSC、Crystal-OSC,I/O ESD等。。
2. 對(duì)于高性能模擬IC相關(guān)特性(低噪聲、低壓低功耗、高低溫、ESD、Latch-Up、EMI、系統(tǒng)可靠性、量產(chǎn)一致性和良率等)有充分的理解,并能優(yōu)化設(shè)計(jì)。
3. 熟悉數(shù)?;旌闲盘?hào)電路/模塊/芯片級(jí)系統(tǒng)仿真,熟練常用電路仿真工具。
4. 熟悉Matlab建模、系統(tǒng)架構(gòu)選擇、仿真驗(yàn)證,并能編寫信號(hào)處理程序。
5. 深刻了解各種半導(dǎo)體器件物理知識(shí),熟悉主流版圖工具,并能指導(dǎo)和優(yōu)化版圖繪制。
上傳簡歷 -
數(shù)字IC設(shè)計(jì)工程師學(xué)歷:碩士經(jīng)驗(yàn):3-5年招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、參與數(shù)?;旌蟂oC的數(shù)字電路架構(gòu)和設(shè)計(jì)規(guī)格的制定。
2、負(fù)責(zé)芯片設(shè)計(jì)項(xiàng)目中數(shù)字前端設(shè)計(jì)開發(fā)工作,包括RTL設(shè)計(jì)、功能驗(yàn)證、形式驗(yàn)證、RTL綜合、時(shí)序分析等工作,實(shí)現(xiàn)芯片功能、性能要求;
3、協(xié)助芯片測(cè)試、應(yīng)用開發(fā)團(tuán)隊(duì)解決相關(guān)問題;
職責(zé)要求:1、熟悉數(shù)字IC設(shè)計(jì)流程,具有流片經(jīng)驗(yàn)者優(yōu)先;
2、熟練Verilog代碼編寫,了解邏輯綜合、靜態(tài)時(shí)序分析、后端物理實(shí)現(xiàn)及形式驗(yàn)證等;
3、熟練使用數(shù)字IC設(shè)計(jì)工具,包括仿真、綜合、時(shí)序分析等;
4、具有SOC系統(tǒng)設(shè)計(jì)/驗(yàn)證經(jīng)驗(yàn)者優(yōu)先;
5、主動(dòng)性強(qiáng),有責(zé)任心,做事認(rèn)真仔細(xì),良好的團(tuán)隊(duì)合作精神。
上傳簡歷 -
高級(jí)數(shù)字IC設(shè)計(jì)工程師學(xué)歷:碩士經(jīng)驗(yàn):5年以上招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、負(fù)責(zé)制定數(shù)?;旌蟂oC的數(shù)字電路架構(gòu)和設(shè)計(jì)規(guī)格。
2、擔(dān)任項(xiàng)目數(shù)字負(fù)責(zé)人,帶領(lǐng)團(tuán)隊(duì)完成數(shù)字前端交付,包括但不限于RTL開發(fā)、功能驗(yàn)證、形式驗(yàn)證、RTL綜合、時(shí)序分析、FPGA驗(yàn)證等工作
3、與數(shù)字后端團(tuán)隊(duì)、模擬設(shè)計(jì)團(tuán)隊(duì)、測(cè)試團(tuán)隊(duì)等周邊團(tuán)隊(duì)交流配合,共同保證芯片開發(fā)全流程順利進(jìn)行
4、指導(dǎo)編寫《樣片/中測(cè)/成測(cè)方案》,解決測(cè)試問題。
5、為應(yīng)用開發(fā)/FAE提供技術(shù)支持。
職責(zé)要求:1、熟悉數(shù)字開發(fā)全流程,能夠帶領(lǐng)團(tuán)隊(duì)完成數(shù)字開發(fā)交付。
2、熟練使用verilog/system verilog進(jìn)行代碼設(shè)計(jì)和驗(yàn)證。
3、熟練使用邏輯綜合、形式驗(yàn)證、時(shí)序分析等工具。
4、可獨(dú)立分析和解決技術(shù)問題。有管理經(jīng)驗(yàn)更佳。
5、有SOC設(shè)計(jì)和量產(chǎn)經(jīng)驗(yàn),項(xiàng)目經(jīng)驗(yàn)豐富,完成質(zhì)量高效良好者優(yōu)先考慮。
上傳簡歷 -
模擬版圖設(shè)計(jì)工程師學(xué)歷:本科經(jīng)驗(yàn):3-5年招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、完成模擬電路子模塊、ESD單元等版圖繪制和優(yōu)化;
2、充分了解相關(guān)工藝的版圖設(shè)計(jì)要點(diǎn)和技巧,并及時(shí)文檔匯總經(jīng)驗(yàn);
3、持續(xù)學(xué)習(xí)數(shù)字后端布圖相關(guān)知識(shí),熟練使用相關(guān)工具;
4、對(duì)整體版圖作DRC/LVS驗(yàn)證,并持續(xù)優(yōu)化面積和性能。
職責(zé)要求:1、熟悉常見mixed signal/BCD工藝、器件結(jié)構(gòu)及特性、IC Layout設(shè)計(jì)流程、模擬電路基礎(chǔ)知識(shí);
2、理解IC寄生、ESD、噪聲、閂鎖效應(yīng)、高精度匹配等知識(shí);
上傳簡歷 -
高級(jí)模擬版圖設(shè)計(jì)工程師學(xué)歷:本科經(jīng)驗(yàn):5年以上招聘人數(shù):若干工作地點(diǎn):杭州/上海/西安崗位職責(zé):
1、帶領(lǐng)團(tuán)隊(duì)理解IC設(shè)計(jì)工程師對(duì)版圖的要求,分配模擬/數(shù)字版圖任務(wù),并跟進(jìn);
2、組織階段性版圖評(píng)審會(huì)議,確保優(yōu)質(zhì)按期tapeout,并協(xié)助備份項(xiàng)目數(shù)據(jù)資料;
3、版圖組考核管理,匯總設(shè)計(jì)經(jīng)驗(yàn)并培訓(xùn)輔導(dǎo)組員。
4、評(píng)估工藝平臺(tái)技術(shù)參數(shù),維護(hù)更新相關(guān)版圖工具軟件,并溝通Fab解決工藝/版圖問題。
職責(zé)要求:1、熟悉Mixed Signal版圖設(shè)計(jì)全流程,有量產(chǎn)經(jīng)驗(yàn)。
2、對(duì)IC工藝/版圖有深刻的理解,若還懂得數(shù)字后端的更佳。
3、有SOC設(shè)計(jì)和量產(chǎn)經(jīng)驗(yàn),項(xiàng)目經(jīng)驗(yàn)豐富,完成質(zhì)量高效良好者優(yōu)先考慮。
上傳簡歷 -
芯片測(cè)試工程師學(xué)歷:本科經(jīng)驗(yàn):1-3年招聘人數(shù):若干工作地點(diǎn):杭州崗位職責(zé):
1、參與IC設(shè)計(jì)《初步規(guī)格書》參數(shù)制定和設(shè)計(jì)評(píng)審會(huì),編寫《產(chǎn)品規(guī)格書》、《應(yīng)用手冊(cè)》;
2、編寫《樣片測(cè)試方案》,并高效完成測(cè)試任務(wù),匯總《測(cè)試報(bào)告》;
3、編寫《晶圓/中測(cè)測(cè)試方案》,并協(xié)助中測(cè)廠調(diào)試,關(guān)注和分析CP數(shù)據(jù);
4、對(duì)封裝片芯片編寫《成品測(cè)試方案》,并實(shí)施;
5、協(xié)助生產(chǎn)部做好裸片入庫檢驗(yàn)方案、芯片出廠檢驗(yàn)方案等;
職責(zé)要求:1、熟悉編程語言,有一定的C、C++、匯編語言等編程開發(fā)能力;
2、熟悉基本的串口通信協(xié)議I2C、SPI、UART、485等;
3、具備PCB設(shè)計(jì)開發(fā)能力,熟悉電子線路原理圖會(huì)使用常規(guī)的PCB繪圖軟件;
4、熟悉基本檢測(cè)儀器,如:數(shù)字萬用表、數(shù)字電壓表、示波器、多功能信號(hào)發(fā)生器等;
5、熟練使用主流單片機(jī)進(jìn)行嵌入式系統(tǒng)設(shè)計(jì);
上傳簡歷 -
高級(jí)軟件開發(fā)工程師學(xué)歷:本科經(jīng)驗(yàn):5年以上招聘人數(shù):若干工作地點(diǎn):杭州/深圳崗位職責(zé):
1、負(fù)責(zé)新產(chǎn)品的需求分析與軟件開發(fā)工作;
2、負(fù)責(zé)項(xiàng)目組成員工作統(tǒng)籌安排,落實(shí)各環(huán)節(jié)任務(wù)細(xì)節(jié),解決項(xiàng)目中重難點(diǎn)問題,達(dá)到客戶交付標(biāo)準(zhǔn);
3、負(fù)責(zé)研發(fā)過程中的各種技術(shù)資料的撰寫與審核;
4、負(fù)責(zé)項(xiàng)目組產(chǎn)品的軟件升級(jí)維護(hù)和技術(shù)支持,解決客戶端使用出現(xiàn)的問題;
職責(zé)要求:1、熟悉常用微處理器架構(gòu),熟練掌握單片機(jī)應(yīng)用軟件的開發(fā)及調(diào)試,配合團(tuán)隊(duì)成功研發(fā)產(chǎn)品并量產(chǎn)者優(yōu)先;
2、熟練掌握匯編和C開發(fā)語言,具有扎實(shí)的編程能力與經(jīng)驗(yàn);
3、熟悉ADC的工作原理,具有數(shù)字濾波算法經(jīng)驗(yàn)、改良產(chǎn)品性能者優(yōu)先;
4、具有獨(dú)立工作能力和分析解決問題的能力,善于與人溝通,有團(tuán)隊(duì)合作精神,良好的抗壓能力,善于總結(jié)。
上傳簡歷